Posts

Showing posts from May, 2022

Tugas 10 Register : Bravo 2103015233

Image
  Nama: Bravo Marvel Kelas: 2B NIM: 2103015233                Rangkuman Register     Register adalah rangkaian logika yang digunakan untuk menyimpan data. Register disusun dari beberapa flipflop yang digabungkan menjadi satu. Flipflop juga disebut sebagai register 1 bit. jadi untuk menyimpan 4 bit data, register harus terdiri dari 4 buah flipflop.     Register digunakan sebagai penyimpanan sementara sebuah grup bit data. bit-bit data yang sedang dijalankan di dalam sebuah sistem digital, kadang - kadang perlu dihentikan, dicopy, dipindahkan, atau digeser.     Shift Register akan mengeluarkan atau menerima data dengan cara pergeseran, yaitu menggeser satu bit untuk setiap satu periode clock yang diberikan. 4 Macam Shift Register PIPO PISO SISO SIPO       1. Parallel In Parallel Out (PIPO)     A, B, C, dan D adalah sinyal masukan. saat clock diaktifkan, maka data yang ada akan dikeluarkan secara bersama - sama ke Q3, Q2, Q1, dan Q0. saat clock kembali tidak dipicu, maka apapun masukanny

Tugas 9 : Latches, FF and Timer : Bravo 2103015233

Image
Nama: Bravo Marvel Kelas: 2B NIM: 2103015233 Rangkuman Latches FF dan Timer Latches Keluaran kait tergantung pada input saat ini dan pada output sebelumnya dan perubahan keadaannya dapat terjadi kapan saja ketika input nya berubah.  - Kait S-R (Set - Reset) - Kait S-R (Berpagar) - Kait D (Berpagar) S-R Latch 1. Active-HIGH Input S-R Latch Active-LOW Input S-R Latch Negative OR Equivalent dari NAND gate S-R Latch Gerbang S-R Latch Kait berpagar memerlukan input Aktifkan, EN (G juga digunakan untuk ditunjuk sebagai input aktifkan). Input S dan R mengontrol status ke mana gerendel akan pergi ketika level HIGH diterapkan ke masukan EN. Kait tidak akan berubah sampai EN menjadi HIGH Tabel kebenaran dari S-R Latch Gerbang D Latch Hanya memiliki satu input selain EN. Masukan ini disebut masukan D (data). -Ketika input D HIGH dan input EN HIGH, kait akan SET. -Ketika input D LOW dan EN HIGH, kait akan RESET. -Cara lain, output Q mengikuti input D ketika EN HIGH. Flip-Flop yang Dipicu Tep

UTS SDG Bravo 2103015233

Image
Source:    https://onlinelearning.uhamka.ac.id.